João Paulo de Castro Canas Ferreira


AuthID: R-000-7A5

Publicações Confirmadas: 96



1
TÍTULO: Memory Optimization for FPGA Implementation of Correlation-Based Beamforming
AUTORES: Avelar, Helder; Ferreira, Joao Canas ;
PUBLICAÇÃO: 2024, FONTE: IEEE 22nd Mediterranean Electrotechnical Conference (MELECON) in 2024 IEEE 22ND MEDITERRANEAN ELECTROTECHNICAL CONFERENCE, MELECON 2024, VOLUME: 12
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID
2
TÍTULO: A Flexible HLS Hoeffding Tree Implementation for Runtime Learning on FPGA
AUTORES: Sousa, Luis Miguel; Paulino, Nuno ; Ferreira, Joao Canas ; Bispo, Joao ;
PUBLICAÇÃO: 2022, FONTE: 21st IEEE Mediterranean Electrotechnical Conference (IEEE MELECON) in 2022 IEEE 21ST MEDITERRANEAN ELECTROTECHNICAL CONFERENCE (IEEE MELECON 2022), VOLUME: abs/2112.01875
INDEXADO EM: Scopus WOS DBLP CrossRef: 2
NO MEU: ORCID | DBLP
3
TÍTULO: A Binary Translation Framework for Automated Hardware Generation  Full Text
AUTORES: Paulino, N ; Bispo, J ; Ferreira, JC ; Cardoso, JMP ;
PUBLICAÇÃO: 2021, FONTE: IEEE MICRO, VOLUME: 41, NÚMERO: 4
INDEXADO EM: Scopus WOS DBLP CrossRef: 2
NO MEU: ORCID | DBLP
4
TÍTULO: On the Performance Effect of Loop Trace Window Size on Scheduling for Configurable Coarse Grain Loop Accelerators
AUTORES: Santos, Tiago; Paulino, Nuno ; Bispo, Joao ; Cardoso, Joao M. P. ; Ferreira, Joao C. ;
PUBLICAÇÃO: 2021, FONTE: 20th International Conference on Field-Programmable Technology (ICFPT) in 2021 INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE TECHNOLOGY (ICFPT)
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | DBLP
5
TÍTULO: Pedagogical Innovation in Pandemic Times: The Experience of a Microprocessor Programming Course
AUTORES: Lima, Bruno ; Granhao, Daniel ; Araujo, Antonio J. ; Ferreira, Joao Canas ;
PUBLICAÇÃO: 2021, FONTE: 4th International Conference of the Portuguese-Society-for-Engineering-Education (CISPEE) in 2021 4TH INTERNATIONAL CONFERENCE OF THE PORTUGUESE SOCIETY FOR ENGINEERING EDUCATION (CISPEE)
INDEXADO EM: Scopus WOS CrossRef Unpaywall
NO MEU: ORCID
6
TÍTULO: Transparent Control Flow Transfer between CPU and Accelerators for HPC  Full Text
AUTORES: Granhao, D ; Ferreira, JC ;
PUBLICAÇÃO: 2021, FONTE: ELECTRONICS, VOLUME: 10, NÚMERO: 4
INDEXADO EM: Scopus WOS CrossRef: 1
NO MEU: ORCID
7
TÍTULO: A Dynamically Reconfigurable Dual-Waveform Baseband Modulator for Flexible Wireless Communications  Full Text
AUTORES: Ferreira, ML; Ferreira, JC ;
PUBLICAÇÃO: 2020, FONTE: JOURNAL OF SIGNAL PROCESSING SYSTEMS FOR SIGNAL IMAGE AND VIDEO TECHNOLOGY, VOLUME: 92, NÚMERO: 4
INDEXADO EM: Scopus WOS DBLP CrossRef: 1
NO MEU: ORCID | DBLP
8
TÍTULO: A Multifunctional Integrated Circuit Router for Body Area Network Wearable Systems  Full Text
AUTORES: Miyandoab, FD; Ferreira, JC ; Tavares, VMG ; da Silva, JM ; Fernando José Velez ;
PUBLICAÇÃO: 2020, FONTE: IEEE-ACM TRANSACTIONS ON NETWORKING, VOLUME: 28, NÚMERO: 5
INDEXADO EM: Scopus WOS DBLP CrossRef: 5 Handle
NO MEU: ORCID | DBLP
9
TÍTULO: Executing ARMv8 Loop Traces on Reconfigurable Accelerator via Binary Translation Framework
AUTORES: Paulino, N ; Ferreira, JC ; Bispo, J ; Cardoso, JMP ;
PUBLICAÇÃO: 2020, FONTE: 30th International Conference on Field-Programmable Logic and Applications (FPL) in 2020 30TH INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE LOGIC AND APPLICATIONS (FPL)
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | DBLP
10
TÍTULO: Flexible Baseband Modulator Architecture for Multi-Waveform 5G Communications
AUTORES: Mário Lopes Ferreira; João Canas Ferreira ;
PUBLICAÇÃO: 2020, FONTE: Field Programmable Gate Arrays (FPGAs) II
INDEXADO EM: CrossRef
NO MEU: ORCID
Página 1 de 10. Total de resultados: 96.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2024 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service