José Carlos Alves Pereira Monteiro


AuthID: R-000-85F

Publicações Confirmadas: 98



71
TÍTULO: Array hybrid multiplier versus modified booth multiplier: Comparing area and power consumption of layout implementations of signed radix-4 architectures
AUTORES: de Oliveira, LL; Costa, E; Bampi, S; Baptista, J; Monteiro, J ;
PUBLICAÇÃO: 2004, FONTE: 47th Midwest Symposium on Circuits and Systems (MWSCAS 2004) in 2004 47TH MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL II, CONFERENCE PROCEEDINGS, VOLUME: 2
INDEXADO EM: Scopus WOS
NO MEU: ORCID | ResearcherID
72
TÍTULO: Power estimation using probability polynomials  Full Text
AUTORES: Costa, J; Silveira, L. Miguel ; Devadas, S; Monteiro, J ;
PUBLICAÇÃO: 2004, FONTE: DESIGN AUTOMATION FOR EMBEDDED SYSTEMS, VOLUME: 9, NÚMERO: 1
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | ResearcherID
73
TÍTULO: Low power architectures for FFT and FIR dedicated datapaths
AUTORES: Costa, E; Bampi, S; Monteiro, J ;
PUBLICAÇÃO: 2003, FONTE: 46th IEEE International Midwest Symposium on Circuits and Systems in PROCEEDINGS OF THE 46TH IEEE INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS & SYSTEMS, VOLS 1-3
INDEXADO EM: WOS
74
TÍTULO: A new architecture for 2's complement Gray encoded array multiplier
AUTORES: Costa, E; Bampi, S; Monteiro, J ;
PUBLICAÇÃO: 2002, FONTE: 15th Symposium on Integrated Circuits and Systems Design in 15TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, PROCEEDINGS
INDEXADO EM: WOS CrossRef: 7
NO MEU: ORCID
75
TÍTULO: A new architecture for signed Radix-2(m) pure array multipliers  Full Text
AUTORES: Costa, E; Bampi, S; Monteiro, J ;
PUBLICAÇÃO: 2002, FONTE: 20th IEEE International Conference on Computer Design in ICCD'2002: IEEE INTERNATIONAL CONFERENCE ON COMPUTER DESIGN: VLSI IN COMPUTERS AND PROCESSORS, PROCEEDINGS
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | ResearcherID
76
TÍTULO: Implicit FSM decomposition applied to low-power design  Full Text
AUTORES: Monteiro, JC ; Oliveira, AL ;
PUBLICAÇÃO: 2002, FONTE: IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOLUME: 10, NÚMERO: 5
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | ResearcherID
77
TÍTULO: Power efficient arithmetic operand encoding
AUTORES: Costa, E; Bampi, S; Monteiro, J ;
PUBLICAÇÃO: 2001, FONTE: 14th Symposium on Integrated Circuits and Systems Design in 14TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, PROCEEDINGS
INDEXADO EM: WOS
NO MEU: ResearcherID
78
TÍTULO: Power optimized Viterbi Decoder implementation throught architectural transforms
AUTORES: Portela, J; Monteiro, J ;
PUBLICAÇÃO: 2001, FONTE: 14th Symposium on Integrated Circuits and Systems Design in 14TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, PROCEEDINGS
INDEXADO EM: WOS
NO MEU: ResearcherID
79
TÍTULO: FSM decomposition by direct circuit manipulation applied to low power design
AUTORES: Monteiro, JC ; Oliveira, AL ;
PUBLICAÇÃO: 2000, FONTE: 2000 Asia and South Pacific Design Automation Conference, ASP-DAC 2000 in Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC
INDEXADO EM: Scopus DBLP CrossRef
NO MEU: ORCID
80
TÍTULO: Integrating dynamic power management in the design flow
AUTORES: Mota, A; Ferreira, N; Oliveira, A ; Monteiro, J ;
PUBLICAÇÃO: 2000, FONTE: IFIP 10th International Conference on Very Large Scale Integration (VLSI 99) in VLSI: SYSTEMS ON A CHIP, VOLUME: 34
INDEXADO EM: WOS DBLP
Página 8 de 10. Total de resultados: 98.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2025 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service