José Carlos Alves Pereira Monteiro


AuthID: R-000-85F

Publicações Confirmadas: 98



81
TÍTULO: Observability analysis of embedded software for coverage-directed validation
AUTORES: Costa, JC; Devadas, S; Monteiro, JC ;
PUBLICAÇÃO: 2000, FONTE: IEEE/ACM International Conference on Computer Aided Design (ICCAD-2000) in ICCAD - 2000 : IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER AIDED DESIGN
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID
82
TÍTULO: Assignment and reordering of incompletely specified pattern sequences targetting minimum power dissipation
AUTORES: Flores, P ; Costa, J; Neto, H ; Monteiro, J ; Marques Silva, J ;
PUBLICAÇÃO: 1999, FONTE: 12th International Conference on VLSI Design in TWELFTH INTERNATIONAL CONFERENCE ON VLSI DESIGN, PROCEEDINGS
INDEXADO EM: Scopus WOS DBLP CrossRef: 30 Unpaywall
NO MEU: ORCID | ResearcherID
83
TÍTULO: Finite state machine decomposition for low power  Full Text
AUTORES: Monteiro, JC ; Oliveira, AL ;
PUBLICAÇÃO: 1998, FONTE: 35th Design Automation Conference in 1998 DESIGN AUTOMATION CONFERENCE, PROCEEDINGS
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | ResearcherID
84
TÍTULO: Power estimation under user-specified input sequences and programs  Full Text
AUTORES: Monteiro, J ; Devadas, S;
PUBLICAÇÃO: 1998, FONTE: INTEGRATED COMPUTER-AIDED ENGINEERING, VOLUME: 5, NÚMERO: 2
INDEXADO EM: Scopus WOS
NO MEU: ORCID | ResearcherID
85
TÍTULO: Power optimization of combinational modules using self-timed precomputation
AUTORES: Mota, A; Monteiro, J ; Oliveira, A ;
PUBLICAÇÃO: 1998, FONTE: IEEE International Symposium on Circuits and Systems (ISCAS 98) in ISCAS '98 - PROCEEDINGS OF THE 1998 INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-6, VOLUME: 2
INDEXADO EM: Scopus WOS
NO MEU: ORCID | ResearcherID
86
TÍTULO: Sequential logic optimization for low power using input-disabling precomputation architectures  Full Text
AUTORES: Monteiro, J ; Devadas, S; Ghosh, A;
PUBLICAÇÃO: 1998, FONTE: IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, VOLUME: 17, NÚMERO: 3
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | ResearcherID
87
TÍTULO: Estimation of average switching activity in combinational logic circuits using symbolic simulation  Full Text
AUTORES: Monteiro, J ; Devadas, S; Ghosh, A; Keutzer, K; White, J;
PUBLICAÇÃO: 1997, FONTE: IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, VOLUME: 16, NÚMERO: 1
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | ResearcherID
88
TÍTULO: Switching activity estimation using limited depth reconvergent path analysis
AUTORES: Costa, JC; Monteiro, JC ; Devadas, S;
PUBLICAÇÃO: 1997, FONTE: 1997 International Symposium on Low Power Electronics and Design in 1997 INTERNATIONAL SYMPOSIUM ON LOW POWER ELECTRONICS AND DESIGN, PROCEEDINGS
INDEXADO EM: Scopus WOS
NO MEU: ORCID | ResearcherID
89
TÍTULO: Power estimation methods for sequential logic circuits (vol 3, pg 404, 1995)  Full Text
AUTORES: Tsui, CY; Monteiro, J ; Pedram, M; Devadas, S; Despain, AM; Lin, B;
PUBLICAÇÃO: 1996, FONTE: IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOLUME: 4, NÚMERO: 4
INDEXADO EM: WOS
NO MEU: ResearcherID
90
TÍTULO: Scheduling techniques to enable power management  Full Text
AUTORES: Monteiro, J ; Devadas, S; Ashar, P; Mauskar, A;
PUBLICAÇÃO: 1996, FONTE: 33rd Design Automation Conference in 33RD DESIGN AUTOMATION CONFERENCE, PROCEEDINGS 1996
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | ResearcherID
Página 9 de 10. Total de resultados: 98.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2024 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service