Mário Pereira Véstias
AuthID: R-000-CZ3
31
TÃTULO: High-Speed Viterbi Decoder
AUTORES: Vestias, MP;
PUBLICAÇÃO: 2020, FONTE: Encyclopedia of Information Science and Technology, Fifth Edition
AUTORES: Vestias, MP;
PUBLICAÇÃO: 2020, FONTE: Encyclopedia of Information Science and Technology, Fifth Edition
32
TÃTULO: Field-Programmable Gate Array
AUTORES: Véstias, MP;
PUBLICAÇÃO: 2020, FONTE: Encyclopedia of Information Science and Technology, Fifth Edition
AUTORES: Véstias, MP;
PUBLICAÇÃO: 2020, FONTE: Encyclopedia of Information Science and Technology, Fifth Edition
33
TÃTULO: Deep Learning on Edge. Challenges and Trends
AUTORES: Mário P Véstias;
PUBLICAÇÃO: 2020, FONTE: Advances in Computational Intelligence and Robotics - Smart Systems Design, Applications, and Challenges
AUTORES: Mário P Véstias;
PUBLICAÇÃO: 2020, FONTE: Advances in Computational Intelligence and Robotics - Smart Systems Design, Applications, and Challenges
34
TÃTULO: Faster Convolutional Neural Networks in Low Density FPGAs Using Block Pruning
AUTORES: Peres, T; Gonçalves, A; Véstias, M;
PUBLICAÇÃO: 2019, FONTE: 15th International Symposium on Applied Reconfigurable Computing, ARC 2019 in Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), VOLUME: 11444 LNCS
AUTORES: Peres, T; Gonçalves, A; Véstias, M;
PUBLICAÇÃO: 2019, FONTE: 15th International Symposium on Applied Reconfigurable Computing, ARC 2019 in Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), VOLUME: 11444 LNCS
35
TÃTULO: Exploring Data Size to Run Convolutional Neural Networks in Low Density FPGAs
AUTORES: Gonçalves, A; Peres, T; Véstias, M;
PUBLICAÇÃO: 2019, FONTE: 15th International Symposium on Applied Reconfigurable Computing, ARC 2019 in Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), VOLUME: 11444 LNCS
AUTORES: Gonçalves, A; Peres, T; Véstias, M;
PUBLICAÇÃO: 2019, FONTE: 15th International Symposium on Applied Reconfigurable Computing, ARC 2019 in Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), VOLUME: 11444 LNCS
36
TÃTULO: Low energy heterogeneous computing with multiple RISC-V and CGRA cores
AUTORES: Fiolhais, L; Gonçalves, F; Duarte, RP; Véstias, M; De Sousa, JT;
PUBLICAÇÃO: 2019, FONTE: 2019 IEEE International Symposium on Circuits and Systems, ISCAS 2019 in Proceedings - IEEE International Symposium on Circuits and Systems, VOLUME: 2019-May
AUTORES: Fiolhais, L; Gonçalves, F; Duarte, RP; Véstias, M; De Sousa, JT;
PUBLICAÇÃO: 2019, FONTE: 2019 IEEE International Symposium on Circuits and Systems, ISCAS 2019 in Proceedings - IEEE International Symposium on Circuits and Systems, VOLUME: 2019-May
37
TÃTULO: A survey of convolutional neural networks on edge with reconfigurable computing
AUTORES: Véstias, MP;
PUBLICAÇÃO: 2019, FONTE: Algorithms, VOLUME: 12, NÚMERO: 8
AUTORES: Véstias, MP;
PUBLICAÇÃO: 2019, FONTE: Algorithms, VOLUME: 12, NÚMERO: 8
38
TÃTULO: A Survey of Convolutional Neural Networks on Edge with Reconfigurable Computing
AUTORES: Vestias, MP;
PUBLICAÇÃO: 2019, FONTE: ALGORITHMS, VOLUME: 12, NÚMERO: 8
AUTORES: Vestias, MP;
PUBLICAÇÃO: 2019, FONTE: ALGORITHMS, VOLUME: 12, NÚMERO: 8
INDEXADO EM: 
WOS
WOS NO MEU: 
ORCID
ORCID39
TÃTULO: Low Energy Heterogeneous Computing with Multiple RISC-V and CGRA Cores
AUTORES: Fiolhais, L; Goncalves, F; Duarte, RP; Vestias, M; Sousa, JT;
PUBLICAÇÃO: 2019, FONTE: IEEE International Symposium on Circuits and Systems (IEEE ISCAS) in 2019 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)
AUTORES: Fiolhais, L; Goncalves, F; Duarte, RP; Vestias, M; Sousa, JT;
PUBLICAÇÃO: 2019, FONTE: IEEE International Symposium on Circuits and Systems (IEEE ISCAS) in 2019 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)
INDEXADO EM: WOS
WOS NO MEU: ORCID
ORCID40
TÃTULO: Fast convolutional neural networks in low density FPGAs using zero-skipping and weight pruning
AUTORES: Véstias, MP; Duarte, RP; de Sousa, JT; Neto, HC;
PUBLICAÇÃO: 2019, FONTE: Electronics (Switzerland), VOLUME: 8, NÚMERO: 11
AUTORES: Véstias, MP; Duarte, RP; de Sousa, JT; Neto, HC;
PUBLICAÇÃO: 2019, FONTE: Electronics (Switzerland), VOLUME: 8, NÚMERO: 11
