Mário Pereira Véstias
AuthID: R-000-CZ3
51
TÃTULO: Improving the area of fast parallel decimal multipliers
AUTORES: Vestias, M; Neto, H;
PUBLICAÇÃO: 2018, FONTE: MICROPROCESSORS AND MICROSYSTEMS, VOLUME: 61
AUTORES: Vestias, M; Neto, H;
PUBLICAÇÃO: 2018, FONTE: MICROPROCESSORS AND MICROSYSTEMS, VOLUME: 61
52
TÃTULO: High-Performance Reconfigurable Computing
AUTORES: Mário Pereira Vestias;
PUBLICAÇÃO: 2018, FONTE: Encyclopedia of Information Science and Technology, Fourth Edition
AUTORES: Mário Pereira Vestias;
PUBLICAÇÃO: 2018, FONTE: Encyclopedia of Information Science and Technology, Fourth Edition
53
TÃTULO: Adaptive Networks for On-Chip Communication
AUTORES: Mário Pereira Vestias;
PUBLICAÇÃO: 2018, FONTE: Encyclopedia of Information Science and Technology, Fourth Edition
AUTORES: Mário Pereira Vestias;
PUBLICAÇÃO: 2018, FONTE: Encyclopedia of Information Science and Technology, Fourth Edition
54
TÃTULO: Decimal Hardware Multiplier
AUTORES: Mário Pereira Vestias;
PUBLICAÇÃO: 2018, FONTE: Encyclopedia of Information Science and Technology, Fourth Edition
AUTORES: Mário Pereira Vestias;
PUBLICAÇÃO: 2018, FONTE: Encyclopedia of Information Science and Technology, Fourth Edition
55
TÃTULO: Viterbi Decoder in Hardware
AUTORES: Mário Pereira Véstias;
PUBLICAÇÃO: 2018, FONTE: Encyclopedia of Information Science and Technology, Fourth Edition
AUTORES: Mário Pereira Véstias;
PUBLICAÇÃO: 2018, FONTE: Encyclopedia of Information Science and Technology, Fourth Edition
56
TÃTULO: Stochastic theater: stochastic datapath generation framework for fault-tolerant IoT sensors
AUTORES: Rui P Duarte; Mário Véstias; Carlos Carvalho; João Casaleiro;
PUBLICAÇÃO: 2018, FONTE: i-ETC: ISEL Academic Journal of Electronics, Telecommunications and Computers, VOLUME: 4, NÚMERO: 1
AUTORES: Rui P Duarte; Mário Véstias; Carlos Carvalho; João Casaleiro;
PUBLICAÇÃO: 2018, FONTE: i-ETC: ISEL Academic Journal of Electronics, Telecommunications and Computers, VOLUME: 4, NÚMERO: 1
INDEXADO EM: 
Handle
Handle57
TÃTULO: Decimal addition on FPGA based on a mixed BCD/excess-6 representation Full Text
AUTORES: Neto, H; Vestias, M;
PUBLICAÇÃO: 2017, FONTE: MICROPROCESSORS AND MICROSYSTEMS, VOLUME: 55
AUTORES: Neto, H; Vestias, M;
PUBLICAÇÃO: 2017, FONTE: MICROPROCESSORS AND MICROSYSTEMS, VOLUME: 55
58
TÃTULO: K-means clustering on CGRA
AUTORES: Lopes, JD; De Sousa, JT; Neto, H; Vestias, M;
PUBLICAÇÃO: 2017, FONTE: 27th International Conference on Field Programmable Logic and Applications, FPL 2017 in 2017 27th International Conference on Field Programmable Logic and Applications, FPL 2017
AUTORES: Lopes, JD; De Sousa, JT; Neto, H; Vestias, M;
PUBLICAÇÃO: 2017, FONTE: 27th International Conference on Field Programmable Logic and Applications, FPL 2017 in 2017 27th International Conference on Field Programmable Logic and Applications, FPL 2017
59
TÃTULO: Parallel dot-products for deep learning on FPGA
AUTORES: Vestias, M; Duarte, RP; De Sousa, JT; Neto, H;
PUBLICAÇÃO: 2017, FONTE: 27th International Conference on Field Programmable Logic and Applications, FPL 2017 in 2017 27th International Conference on Field Programmable Logic and Applications, FPL 2017
AUTORES: Vestias, M; Duarte, RP; De Sousa, JT; Neto, H;
PUBLICAÇÃO: 2017, FONTE: 27th International Conference on Field Programmable Logic and Applications, FPL 2017 in 2017 27th International Conference on Field Programmable Logic and Applications, FPL 2017
60
TÃTULO: K-means clustering on CGRA
AUTORES: Lopes, JD; de Sousa, JT; Neto, H; Vestias, M;
PUBLICAÇÃO: 2017, FONTE: 27th International Conference on Field Programmable Logic and Applications (FPL) in 2017 27TH INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS (FPL)
AUTORES: Lopes, JD; de Sousa, JT; Neto, H; Vestias, M;
PUBLICAÇÃO: 2017, FONTE: 27th International Conference on Field Programmable Logic and Applications (FPL) in 2017 27TH INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS (FPL)
INDEXADO EM: 
WOS
WOS NO MEU: 
ORCID
ORCID