Ricardo Jorge Fernandes Chaves


AuthID: R-000-FCD

Publicações Confirmadas: 47



1
TÍTULO: Method for designing two levels RNS reverse converters for large dynamic ranges  Full Text
AUTORES: Hector Pettenghi; Ricardo Chaves ; Roberto de Matos; Leonel Sousa ;
PUBLICAÇÃO: 2016, FONTE: INTEGRATION-THE VLSI JOURNAL, VOLUME: 55
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID
2
TÍTULO: Arithmetic-Based Binary-to-RNS Converter Modulo {2(n)+/- k} for jn-Bit Dynamic Range  Full Text
AUTORES: Matutino, PM; Chaves, R ; Sousa, L ;
PUBLICAÇÃO: 2015, FONTE: IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOLUME: 23, NÚMERO: 3
INDEXADO EM: Scopus WOS DBLP
3
TÍTULO: Challenges in Designing Trustworthy Cryptographic Co-Processors
AUTORES: Ricardo Chaves ; Giorgio Di Natale; Lejla Batina; Shivam Bhasin; Baris Ege; Apostolos Fournaris; Nele Mentens; Stjepan Picek; Francesco Regazzoni; Vladimir Rozic; Nicolas Sklavos; Bohan H Yang;
PUBLICAÇÃO: 2015, FONTE: IEEE International Symposium on Circuits and Systems (ISCAS) in 2015 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)
INDEXADO EM: WOS
4
TÍTULO: CLEFIA Implementation with Full Key Expansion
AUTORES: Joao Carlos Bittencourt; Joao Carlos Resende; Wagner Luiz de Oliveira; Ricardo Chaves ;
PUBLICAÇÃO: 2015, FONTE: 18th Euromicro Conference on Digital System Design (DSD) in 2015 EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN (DSD)
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID
5
TÍTULO: Compact Dual Block AES core on FPGA for CCM Protocol
AUTORES: Joao Carlos Resende; Ricardo Chaves ;
PUBLICAÇÃO: 2015, FONTE: 25th International Conference on Field Programmable Logic and Applications in 2015 25TH INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS
INDEXADO EM: WOS CrossRef
NO MEU: ORCID
6
TÍTULO: Morphable hundred-core heterogeneous architecture for energy-aware computation  Full Text
AUTORES: Nuno Neves ; Henrique Mendes; Ricardo Jorge Chaves ; Pedro Tomas ; Nuno Roma ;
PUBLICAÇÃO: 2015, FONTE: IET COMPUTERS AND DIGITAL TECHNIQUES, VOLUME: 9, NÚMERO: 1
INDEXADO EM: Scopus WOS CrossRef: 3
NO MEU: ORCID
7
TÍTULO: An Efficient Scalable RNS Architecture for Large Dynamic Ranges  Full Text
AUTORES: Pedro Miguens Matutino; Ricardo Chaves ; Leonel Sousa ;
PUBLICAÇÃO: 2014, FONTE: JOURNAL OF SIGNAL PROCESSING SYSTEMS FOR SIGNAL IMAGE AND VIDEO TECHNOLOGY, VOLUME: 77, NÚMERO: 1-2
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID
8
TÍTULO: Arithmetic-Based Binary-to-RNS Converter Modulo {2n ±k} for jn-Bit Dynamic Range  Full Text
AUTORES: Matutino, PM; Chaves, R ; Sousa, L ;
PUBLICAÇÃO: 2014, FONTE: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, VOLUME: 23, NÚMERO: 3
INDEXADO EM: Scopus CrossRef: 8
NO MEU: ORCID
9
TÍTULO: Method for designing Multi-Channel RNS Architectures to prevent Power Analysis SCA
AUTORES: Hector Pettenghi; Jude Angelo Ambrose; Ricardo Chaves ; Leonel Sousa ;
PUBLICAÇÃO: 2014, FONTE: IEEE International Symposium on Circuits and Systems (ISCAS) in 2014 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID
10
TÍTULO: ROM-less RNS-to-binary converter moduli {22n - 1, 22n + 1, 2n - 3, 2n + 3}
AUTORES: Pedro Miguens Matutino; Ricardo Chaves ; Leonel Sousa;
PUBLICAÇÃO: 2014, FONTE: 14th International Symposium on Integrated Circuits, ISIC 2014 in 2014 International Symposium on Integrated Circuits (ISIC), Singapore, December 10-12, 2014
INDEXADO EM: Scopus DBLP CrossRef
NO MEU: ORCID
Página 1 de 5. Total de resultados: 47.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2024 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service