Hector Pettenghi Roldan


AuthID: R-000-XX8

Publicações Confirmadas: 8



1
TÍTULO: DARNS: A randomized multi-modulo RNS architecture for double-and-add in ECC to prevent power analysis side channel attacks
AUTORES: Ambrose, JA; Pettenghi, H ; Sousa, L ;
PUBLICAÇÃO: 2013, FONTE: 2013 18th Asia and South Pacific Design Automation Conference, ASP-DAC 2013 in Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC
INDEXADO EM: Scopus DBLP CrossRef
NO MEU: ORCID
2
TÍTULO: Method to Design General RNS Reverse Converters for Extended Moduli Sets
AUTORES: Hector Pettenghi ; Ricardo Chaves ; Leonel Sousa ;
PUBLICAÇÃO: 2013, FONTE: IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, VOLUME: 60, NÚMERO: 12
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID
3
TÍTULO: Randomised multi-modulo residue number system architecture for double-and-add to prevent power analysis side channel attacks
AUTORES: Jude Angelo Ambrose; Hector Pettenghi ; Darshana Jayasinghe; Leonel Sousa ;
PUBLICAÇÃO: 2013, FONTE: IET CIRCUITS DEVICES & SYSTEMS, VOLUME: 7, NÚMERO: 5
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID
4
TÍTULO: RNS Reverse Converters for Moduli Sets With Dynamic Ranges up to (8n+1)-bit
AUTORES: Hector Pettenghi ; Ricardo Chaves ; Leonel Sousa ;
PUBLICAÇÃO: 2013, FONTE: IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, VOLUME: 60, NÚMERO: 6
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID
5
TÍTULO: Efficient implementation of multi-moduli architectures for Binary-to-RNS conversion
AUTORES: Hector Pettenghi ; Leonel Sousa ; Jude Angelo Ambrose;
PUBLICAÇÃO: 2012, FONTE: 17th Asia and South Pacific Design Automation Conference (ASP-DAC) in 2012 17TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC)
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID
6
TÍTULO: RNS arithmetic units for modulo {2n±k}
AUTORES: Matutino, PM; Pettenghi, H ; Chaves, R ; Sousa, L ;
PUBLICAÇÃO: 2012, FONTE: 15th Euromicro Conference on Digital System Design, DSD 2012 in Proceedings - 15th Euromicro Conference on Digital System Design, DSD 2012
INDEXADO EM: Scopus DBLP CrossRef
NO MEU: ORCID
7
TÍTULO: Improved Nanopipelined RTD Adder Using Generalized Threshold Gates
AUTORES: Hector Pettenghi ; Maria J Avedillo; Jose M Quintana;
PUBLICAÇÃO: 2011, FONTE: IEEE TRANSACTIONS ON NANOTECHNOLOGY, VOLUME: 10, NÚMERO: 1
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID
8
TÍTULO: An improved RNS generator 2(n) +/- k based on threshold logic
AUTORES: Hector Pettenghi ; Ricardo Chaves ; Leonel Sousa ; Maria J Avedillo;
PUBLICAÇÃO: 2010, FONTE: 18th IEEE/IFIP International Conference on VLSI and System-on-Chip in PROCEEDINGS OF THE 2010 18TH IEEE/IFIP INTERNATIONAL CONFERENCE ON VLSI AND SYSTEM-ON-CHIP
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2024 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service