João Paulo de Castro Canas Ferreira


AuthID: R-000-7A5

Publicações Confirmadas: 96



11
TÍTULO: Hardware architecture for integrate-and-fire signal reconstruction on FPGA
AUTORES: Carvalho, G ; Ferreira, JC ; Tavares, VG ;
PUBLICAÇÃO: 2020, FONTE: 35th Conference on Design of Circuits and Integrated Systems (DCIS) in 2020 XXXV CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS)
INDEXADO EM: Scopus WOS DBLP CrossRef: 1
NO MEU: ORCID | DBLP
12
TÍTULO: Improving Performance and Energy Consumption in Embedded Systems via Binary Acceleration: A Survey  Full Text
AUTORES: Nuno Paulin ; Joao Canas Ferreira ; Joao M P Cardoso ;
PUBLICAÇÃO: 2020, FONTE: ACM COMPUTING SURVEYS, VOLUME: 53, NÚMERO: 1
INDEXADO EM: Scopus WOS DBLP CrossRef: 9
NO MEU: ORCID | DBLP
13
TÍTULO: Optimizing OpenCL Code for Performance on FPGA: k-Means Case Study With Integer Data Sets
AUTORES: Paulino, N ; Ferreira, JC ; Cardoso, JMP ;
PUBLICAÇÃO: 2020, FONTE: IEEE ACCESS, VOLUME: 8
INDEXADO EM: Scopus WOS DBLP CrossRef: 4
NO MEU: ORCID | DBLP
14
TÍTULO: Parallel Implementation of K-Means Algorithm on FPGA
AUTORES: Dias, LA; Ferreira, JC ; Fernandes, MAC;
PUBLICAÇÃO: 2020, FONTE: IEEE ACCESS, VOLUME: 8
INDEXADO EM: Scopus WOS DBLP CrossRef: 15
NO MEU: ORCID | DBLP
15
TÍTULO: A precise low power and hardware-efficient time synchronization method for wearable systems
AUTORES: Derogarian, F; Ferreira, JC ; Tavares, VG ; Da Silva, JM ; Fernando José Velez ;
PUBLICAÇÃO: 2019, FONTE: Wearable Technologies and Wireless Body Sensor Networks for Healthcare
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID
16
TÍTULO: A reliable wearable system for BAN applications with a high number of sensors and high data rate
AUTORES: Derogarian, F; Ferreira, JC ; Tavares, VG ; Silva, JM ; Fernando José Velez ;
PUBLICAÇÃO: 2019, FONTE: Wearable Technologies and Wireless Body Sensor Networks for Healthcare
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID
17
TÍTULO: An FPGA-Oriented Baseband Modulator Architecture for 4G/5G Communication Scenarios  Full Text
AUTORES: Ferreira, ML; Ferreira, JC ;
PUBLICAÇÃO: 2019, FONTE: ELECTRONICS, VOLUME: 8, NÚMERO: 1
INDEXADO EM: Scopus WOS CrossRef: 9
NO MEU: ORCID
18
TÍTULO: Dynamic Partial Reconfiguration of Customized Single-Row Accelerators  Full Text
AUTORES: Paulino, NMC ; Ferreira, JC ; Cardoso, JMP ;
PUBLICAÇÃO: 2019, FONTE: IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOLUME: 27, NÚMERO: 1
INDEXADO EM: Scopus WOS DBLP CrossRef: 7
NO MEU: ORCID | DBLP
19
TÍTULO: Parallel Implementation on FPGA of Support Vector Machines Using Stochastic Gradient Descent  Full Text
AUTORES: Lopes, FE; Ferreira, JC ; Fernandes, MAC;
PUBLICAÇÃO: 2019, FONTE: ELECTRONICS, VOLUME: 8, NÚMERO: 6
INDEXADO EM: Scopus WOS CrossRef: 23
NO MEU: ORCID
20
TÍTULO: Preface to the Special Issue on Methods, Tools, and Architectures for Signal and Image Processing  Full Text
AUTORES: Ferreira, JC ; Palumbo, F;
PUBLICAÇÃO: 2019, FONTE: JOURNAL OF SIGNAL PROCESSING SYSTEMS FOR SIGNAL IMAGE AND VIDEO TECHNOLOGY, VOLUME: 91, NÚMERO: 7
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | DBLP
Página 2 de 10. Total de resultados: 96.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2024 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service