Toggle navigation
Publicações
Investigadores
Instituições
0
Entrar
Autenticação Federada
(Clique na imagem)
Autenticação local
Recuperar Palavra-passe
Registar
Entrar
João Paulo de Castro Canas Ferreira
AuthID:
R-000-7A5
Publicações
Confirmadas
Para Validar
Document Source:
All
Document Type:
Todos os Tipos de Documentos
Proceedings Paper (58)
Article (28)
Book Chapter (7)
Editorial Material (3)
Year Start - End:
1993
1994
1995
1996
1997
1998
1999
2000
2001
2002
2003
2004
2005
2006
2007
2008
2009
2010
2011
2012
2013
2014
2015
2016
2017
2018
2019
2020
2021
2022
2023
2024
-
2024
2023
2022
2021
2020
2019
2018
2017
2016
2015
2014
2013
2012
2011
2010
2009
2008
2007
2006
2005
2004
2003
2002
2001
2000
1999
1998
1997
1996
1995
1994
1993
Order:
Ano Dsc
Ano Asc
Cit. WOS Dsc
IF WOS Dsc
Cit. Scopus Dsc
IF Scopus Dsc
Título Asc
Título Dsc
Results:
10
20
30
40
50
Publicações Confirmadas: 96
71
TÃTULO:
REFLECT: Rendering FPGAs to Multi-core Embedded Computing
Full Text
AUTORES:
João M P Cardoso
;
Pedro C Diniz
; Zlatko Petrov; Koen Bertels; Michael Hübner; Hans van Someren; Fernando Gonçalves; José Gabriel F de Coutinho; George A Constantinides; Bryan Olivier; Wayne Luk; Juergen Becker; Georgi Kuzmanov; Florian Thoma; Lars Braun; Matthias Kühnle; Razvan Nane; Vlad Mihai Sima; Kamil Krátký;
José Carlos Alves
;
João Canas Ferreira
;
...Mais
PUBLICAÇÃO:
2011
,
FONTE:
Reconfigurable Computing
INDEXADO EM:
CrossRef
:
14
Handle
NO MEU:
ORCID
72
TÃTULO:
Creation of Partial FPGA Configurations at Run-Time
AUTORES:
Miguel L Silva
;
Joao Canas Ferreira
;
PUBLICAÇÃO:
2010
,
FONTE:
13th Euromicro Conference on Digital System Design on Architectures, Methods and Tools
in
13TH EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN: ARCHITECTURES, METHODS AND TOOLS
INDEXADO EM:
Scopus
WOS
DBLP
CrossRef
:
4
NO MEU:
ORCID
|
ResearcherID
|
DBLP
73
TÃTULO:
Erlang Inspired Hardware
AUTORES:
Paulo Ferreira
;
João Canas Ferreira
;
José Carlos Alves
;
PUBLICAÇÃO:
2010
,
FONTE:
20th International Conference on Field Programmable Logic and Applications, FPL 2010
in
International Conference on Field Programmable Logic and Applications, FPL 2010, August 31 2010 - September 2, 2010, Milano, Italy
INDEXADO EM:
Scopus
DBLP
CrossRef
NO MEU:
ORCID
|
ResearcherID
|
DBLP
74
TÃTULO:
FPGA-based real-time disparity computation and object location
AUTORES:
Santos, PM
;
Ferreira, JC
;
PUBLICAÇÃO:
2010
,
FONTE:
28th Norchip Conference, NORCHIP 2010
in
28th Norchip Conference, NORCHIP 2010
INDEXADO EM:
Scopus
CrossRef
:
3
NO MEU:
ORCID
|
ResearcherID
75
TÃTULO:
FPGA-based rectification of stereo images
AUTORES:
João G P Rodrigues;
João Canas Ferreira
;
PUBLICAÇÃO:
2010
,
FONTE:
2010 Conference on Design and Architectures for Signal and Image Processing, DASIP2010
in
Proceedings of the 2010 Conference on Design & Architectures for Signal & Image Processing, DASIP 2010, Edinburgh, Scotland, UK, October 26-28, 2010, Electronic Chips & Systems design Initiative, ECSI
INDEXADO EM:
Scopus
DBLP
CrossRef
:
7
NO MEU:
ORCID
|
DBLP
76
TÃTULO:
Run-time Generation of Partial Configurations for Arithmetic Expressions
Full Text
AUTORES:
Miguel L Silva
;
Joao Canas Ferreira
;
PUBLICAÇÃO:
2010
,
FONTE:
53rd Midwest Symposium on Circuits and Systems (MWSCAS 2010)
in
53RD IEEE INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS
INDEXADO EM:
Scopus
WOS
CrossRef
NO MEU:
ORCID
|
ResearcherID
77
TÃTULO:
Non-Rectangular Reconfigurable Cores for System-on-Chip
AUTORES:
Pedro Alves;
Joao Canas Ferreira
;
PUBLICAÇÃO:
2009
,
FONTE:
Conference on VLSI Circuits and Systems IV
in
VLSI CIRCUITS AND SYSTEMS IV,
VOLUME:
7363
INDEXADO EM:
Scopus
WOS
CrossRef
NO MEU:
ORCID
|
ResearcherID
78
TÃTULO:
GENERATION OF PARTIAL FPGA CONFIGURATIONS AT RUN-TIME
AUTORES:
Miguel L Silva
;
Joao Canas Ferreira
;
PUBLICAÇÃO:
2008
,
FONTE:
International Conference on Field Programmable and Logic Applications
in
2008 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE AND LOGIC APPLICATIONS, VOLS 1 AND 2
INDEXADO EM:
Scopus
WOS
DBLP
CrossRef
:
15
NO MEU:
ORCID
|
ResearcherID
|
DBLP
79
TÃTULO:
Generation of hardware modules for run-time reconfigurable hybrid CPU/FPGA systems
Full Text
AUTORES:
Silva, ML
;
Ferreira, JC
;
PUBLICAÇÃO:
2007
,
FONTE:
20th International Conference on Design of Ciruits and Integrated Systems
in
IET COMPUTERS AND DIGITAL TECHNIQUES,
VOLUME:
1,
NÚMERO:
5
INDEXADO EM:
Scopus
WOS
DBLP
CrossRef
:
7
NO MEU:
ORCID
|
ResearcherID
|
DBLP
80
TÃTULO:
Exploiting dynamic reconfiguration of platform FPGAs: implementation issues
AUTORES:
Silva, ML
;
João Canas Ferreira
;
PUBLICAÇÃO:
2006
,
FONTE:
20th International Parallel and Distributed Processing Symposium (IPDPS 2006), Proceedings, 25-29 April 2006, Rhodes Island, Greece,
VOLUME:
2006
INDEXADO EM:
Scopus
DBLP
CrossRef
:
3
NO MEU:
ORCID
|
ResearcherID
|
DBLP
Adicionar à lista
Marked
Marcar Todas
Exportar
×
Publication Export Settings
BibTex
EndNote
APA
CSV
PDF
Export Preview
Print
×
Publication Print Settings
HTML
PDF
Print Preview
Página 8 de 10. Total de resultados: 96.
<<
<
2
3
4
5
6
7
8
9
10
>
>>
×
Selecione a Fonte
Esta publicação tem:
2 registos no
ISI
2 registos no
SCOPUS
2 registos no
DBLP
2 registos no
Unpaywall
2 registos no
Openlibrary
2 registos no
Handle
Por favor selecione o registo que deve ser utilizado pelo Authenticus.
×
Comparar Publicações
© 2024 CRACS & Inesc TEC - All Rights Reserved
Política de Privacidade
|
Terms of Service