Nuno Miguel Cardanha Paulino


AuthID: R-002-RAV

Publicações Confirmadas: 34



21
TÍTULO: Executing ARMv8 Loop Traces on Reconfigurable Accelerator via Binary Translation Framework
AUTORES: Paulino, N ; Ferreira, JC ; Bispo, J ; Cardoso, JMP ;
PUBLICAÇÃO: 2020, FONTE: 30th International Conference on Field-Programmable Logic and Applications (FPL) in 2020 30TH INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE LOGIC AND APPLICATIONS (FPL)
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | DBLP | CIÊNCIAVITAE
22
TÍTULO: Improving Performance and Energy Consumption in Embedded Systems via Binary Acceleration: A Survey  Full Text
AUTORES: Nuno Paulin ; Joao Canas Ferreira ; Joao M P Cardoso ;
PUBLICAÇÃO: 2020, FONTE: ACM COMPUTING SURVEYS, VOLUME: 53, NÚMERO: 1
INDEXADO EM: Scopus WOS DBLP CrossRef: 5
NO MEU: ORCID | DBLP | CIÊNCIAVITAE
23
TÍTULO: Optimizing OpenCL Code for Performance on FPGA: k-Means Case Study With Integer Data Sets
AUTORES: Paulino, N ; Ferreira, JC ; Cardoso, JMP ;
PUBLICAÇÃO: 2020, FONTE: IEEE ACCESS, VOLUME: 8
INDEXADO EM: Scopus WOS DBLP CrossRef: 1
NO MEU: ORCID | DBLP | CIÊNCIAVITAE
24
TÍTULO: Dynamic Partial Reconfiguration of Customized Single-Row Accelerators  Full Text
AUTORES: Paulino, NMC ; Ferreira, JC ; Cardoso, JMP ;
PUBLICAÇÃO: 2019, FONTE: IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOLUME: 27, NÚMERO: 1
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | DBLP | CIÊNCIAVITAE
25
TÍTULO: Generation of Customized Accelerators for Loop Pipelining of Binary Instruction Traces  Full Text
AUTORES: Nuno M C Paulino ; Joao Canas Ferreira ; Joao M P Cardoso ;
PUBLICAÇÃO: 2017, FONTE: IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOLUME: 25, NÚMERO: 1
INDEXADO EM: Scopus WOS DBLP CrossRef: 6
NO MEU: ORCID | DBLP | CIÊNCIAVITAE
26
TÍTULO: On Coding Techniques for Targeting FPGAs via OpenCL
AUTORES: Nuno Paulino ; Luís Reis; João M P Cardoso ;
PUBLICAÇÃO: 2017, FONTE: Parallel Computing is Everywhere, Proceedings of the International Conference on Parallel Computing, ParCo 2017, 12-15 September 2017, Bologna, Italy, VOLUME: 32
INDEXADO EM: Scopus DBLP
NO MEU: ORCID | DBLP | CIÊNCIAVITAE
27
28
TÍTULO: A Reconfigurable Architecture for Binary Acceleration of Loops with Memory Accesses  Full Text
AUTORES: Nuno Paulino ; Joao Canas Ferreira ; Joao M P Cardoso ;
PUBLICAÇÃO: 2015, FONTE: ACM TRANSACTIONS ON RECONFIGURABLE TECHNOLOGY AND SYSTEMS, VOLUME: 7, NÚMERO: 4
INDEXADO EM: Scopus WOS DBLP CrossRef: 3
NO MEU: ORCID | DBLP | CIÊNCIAVITAE
29
TÍTULO: Transparent Acceleration of Program Execution Using Reconfigurable Hardware  Full Text
AUTORES: Paulino, N ; Ferreira, JC ; Bispo, J ; Cardoso, JMP ;
PUBLICAÇÃO: 2015, FONTE: Conference on Design Automation Test in Europe (DATE) in 2015 DESIGN, AUTOMATION & TEST IN EUROPE CONFERENCE & EXHIBITION (DATE), VOLUME: 2015-April
INDEXADO EM: Scopus WOS DBLP CrossRef: 6
NO MEU: ORCID | DBLP | CIÊNCIAVITAE
30
TÍTULO: Trace-Based Reconfigurable Acceleration with Data Cache and External Memory Support
AUTORES: Nuno Paulino ; Joao Canas Ferreira ; Joao M P Cardoso ;
PUBLICAÇÃO: 2014, FONTE: 12th IEEE International Symposium on Parallel and Distributed Processing with Applications (ISPA) in 2014 IEEE INTERNATIONAL SYMPOSIUM ON PARALLEL AND DISTRIBUTED PROCESSING WITH APPLICATIONS (ISPA)
INDEXADO EM: Scopus WOS DBLP CrossRef: 4
NO MEU: ORCID | DBLP | CIÊNCIAVITAE
Página 3 de 4. Total de resultados: 34.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2024 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service