Nuno Miguel Cardanha Paulino


AuthID: R-002-RAV

Publicações Confirmadas: 34



31
TÍTULO: Architecture for Transparent Binary Acceleration of Loops with Memory Accesses  Full Text
AUTORES: Nuno Paulino ; Joao Canas Ferreira ; Joao M P Cardoso ;
PUBLICAÇÃO: 2013, FONTE: 9th International Applied Reconfigurable Computing Symposium (ARC) in RECONFIGURABLE COMPUTING: ARCHITECTURES, TOOLS AND APPLICATIONS, VOLUME: 7806
INDEXADO EM: Scopus WOS DBLP CrossRef: 2
NO MEU: ORCID | DBLP | CIÊNCIAVITAE
32
TÍTULO: Transparent runtime migration of loop-based traces of processor instructions to reconfigurable processing units  Full Text
AUTORES: Bispo, J ; Paulino, N ; Cardoso, JMP ; Ferreira, JC ;
PUBLICAÇÃO: 2013, FONTE: International Journal of Reconfigurable Computing, VOLUME: 2013
INDEXADO EM: Scopus DBLP CrossRef: 6
NO MEU: ORCID | DBLP | CIÊNCIAVITAE
33
TÍTULO: Transparent Trace-Based Binary Acceleration for Reconfigurable HW/SW Systems
AUTORES: Joao Bispo ; Nuno Paulino ; Joao M P Cardoso ; Joao C Ferreira ;
PUBLICAÇÃO: 2013, FONTE: IEEE TRANSACTIONS ON INDUSTRIAL INFORMATICS, VOLUME: 9, NÚMERO: 3
INDEXADO EM: Scopus WOS DBLP CrossRef: 10
NO MEU: ORCID | DBLP | CIÊNCIAVITAE
34
TÍTULO: From Instruction Traces to Specialized Reconfigurable Arrays
AUTORES: João Bispo ; Nuno Miguel Cardanha Paulino ; João M P Cardoso ; João Canas Ferreira ;
PUBLICAÇÃO: 2011, FONTE: 2011 International Conference on Reconfigurable Computing and FPGAs, ReConFig 2011 in 2011 International Conference on Reconfigurable Computing and FPGAs, ReConFig 2011, Cancun, Mexico, November 30 - December 2, 2011
INDEXADO EM: Scopus DBLP CrossRef: 6
NO MEU: ORCID | DBLP | CIÊNCIAVITAE
Página 4 de 4. Total de resultados: 34.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2024 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service