Luís Jorge Brás Monteiro Guerra e Silva


AuthID: R-000-9HS

Publicações Confirmadas: 12



1
TÍTULO: Improving SAT solver efficiency using a multi-core approach
AUTORES: Marques, R; Guerra E Silva, L ; Flores, P; Silveira, L. Miguel ;
PUBLICAÇÃO: 2013, FONTE: 26th International Florida Artificial Intelligence Research Society Conference, FLAIRS 2013 in FLAIRS 2013 - Proceedings of the 26th International Florida Artificial Intelligence Research Society Conference
INDEXADO EM: Scopus
NO MEU: ORCID
2
TÍTULO: TAU 2013 variation aware timing analysis contest
AUTORES: Sinha, D; Guerra E Silva, L ; Wang, J; Raghunathan, S; Netrabile, D; Shebaita, A;
PUBLICAÇÃO: 2013, FONTE: 2013 ACM International Symposium on Physical Design, ISPD 2013 in Proceedings of the International Symposium on Physical Design
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID
3
TÍTULO: Unifying functional and parametric timing verification
AUTORES: De Silva, LG ;
PUBLICAÇÃO: 2012, FONTE: 22nd Great Lakes Symposium on VLSI, GLSVLSI'2012 in Proceedings of the ACM Great Lakes Symposium on VLSI, GLSVLSI
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID
4
TÍTULO: Handling intra-die variations in PSTA
AUTORES: Guerra E Silva, L ; Silveira, L. Miguel ;
PUBLICAÇÃO: 2011, FONTE: 21st Great Lakes Symposium on VLSI, GLSVLSI 2011 in Proceedings of the ACM Great Lakes Symposium on VLSI, GLSVLSI
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID
5
TÍTULO: Effective Corner-Based Techniques for Variation-Aware IC Timing Verification  Full Text
AUTORES: Luis G E Guerra e Silva ; Joel Phillips; Silveira, L. Miguel ;
PUBLICAÇÃO: 2010, FONTE: IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, VOLUME: 29, NÚMERO: 1
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID
6
TÍTULO: Speedpath analysis under parametric timing models  Full Text
AUTORES: E Silva, LG ; Phillips, JR; Silveira, L. Miguel ;
PUBLICAÇÃO: 2010, FONTE: 47th Design Automation Conference, DAC '10 in Proceedings - Design Automation Conference
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID
7
TÍTULO: Library compatible variational delay computation  Full Text
AUTORES: Luis G E Guerra e Silva ; Zhenhai H Zhu; Joel R Phillips; Silveira, L. Miguel ;
PUBLICAÇÃO: 2008, FONTE: 14th International Conference on Very Large Scale Integration of System on Chip in VLSI-SOC: RESEARCH TRENDS IN VLSI AND SYSTEMS ON CHIP, VOLUME: 249
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID
8
TÍTULO: Efficient computation of the worst-delay corner  Full Text
AUTORES: Luis Guerra E Silva ; Silveira, L. Miguel ; Joel R Phillips;
PUBLICAÇÃO: 2007, FONTE: Design, Automation and Test in Europe Conference and Exhibition (DATE 07) in 2007 DESIGN, AUTOMATION & TEST IN EUROPE CONFERENCE & EXHIBITION, VOLS 1-3
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID
9
TÍTULO: Variation-aware, library compatible delay modeling strategy
AUTORES: Luis Guerra E Silva ; Zhenhai H Zhu; Joel R Phillips; Silveira, L. Miguel ;
PUBLICAÇÃO: 2006, FONTE: International Conference on Very Large Scale Integration and System-on-Chip in IFIP VLSI-SoC 2006: IFIP WG 10.5 International Conference on Very Large Scale Integration & System-on-Chip
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID
10
TÍTULO: Solving satisfiability in combinational circuits  Full Text
AUTORES: Marques Silva, J ; Silva, LGE ;
PUBLICAÇÃO: 2003, FONTE: IEEE DESIGN & TEST OF COMPUTERS, VOLUME: 20, NÚMERO: 4
INDEXADO EM: Scopus WOS DBLP CrossRef: 10 Unpaywall
NO MEU: ORCID
Página 1 de 2. Total de resultados: 12.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2025 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service