Isabel Maria Silva Nobre Parreira Cacho Teixeira


AuthID: R-000-6DS

Publicações Confirmadas: 98



81
TÍTULO: Metrics and criteria for quality assessment of testable Hw Sw systems architectures  Full Text
AUTORES: Dias, OP; Teixeira, IC ; Teixeira, JP;
PUBLICAÇÃO: 1999, FONTE: JOURNAL OF ELECTRONIC TESTING-THEORY AND APPLICATIONS, VOLUME: 14, NÚMERO: 1-2
INDEXADO EM: Scopus WOS CrossRef: 14
NO MEU: ORCID
82
TÍTULO: Detect-oriented test quality assessment using fault sampling and simulation  Full Text
AUTORES: Goncalves, FM ; Santos, MB ; Teixeira, IC ; Teixeira, JP ;
PUBLICAÇÃO: 1998, FONTE: International Test Conference 1998 in INTERNATIONAL TEST CONFERENCE 1998, PROCEEDINGS
INDEXADO EM: Scopus WOS
NO MEU: ORCID
83
TÍTULO: Realistic fault extraction for high-quality design and test of VLSI systems
AUTORES: Goncalves, FM ; Teixeira, IC ; Teixeira, JP ;
PUBLICAÇÃO: 1997, FONTE: 1997 IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems in 1997 IEEE INTERNATIONAL SYMPOSIUM ON DEFECT AND FAULT TOLERANCE IN VLSI SYSTEMS, PROCEEDINGS
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID
84
TÍTULO: HW/SW specification using OOM techniques  Full Text
AUTORES: Calha, M; Teixeira, JP ; Teixeira, IC ;
PUBLICAÇÃO: 1996, FONTE: 7th IEEE International Workshop on Rapid System Prototyping - Shortening the Path from Specification to Prototype in SEVENTH IEEE INTERNATIONAL WORKSHOP ON RAPID SYSTEM PROTOTYPING, PROCEEDINGS: SHORTENING THE PATH FROM SPECIFICATION TO PROTOTYPE
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID
85
TÍTULO: Integrated approach for circuit and fault extraction of VLSI circuits
AUTORES: Goncalves, FM ; Teixeira, IC ; Teixeira, JP ;
PUBLICAÇÃO: 1996, FONTE: 1996 IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems in 1996 IEEE INTERNATIONAL SYMPOSIUM ON DEFECT AND FAULT TOLERANCE IN VLSI SYSTEMS, PROCEEDINGS
INDEXADO EM: Scopus WOS
NO MEU: ORCID
86
TÍTULO: Test preparation for high coverage of physical defects in CMOS digital ICs
AUTORES: Santos, MB ; Simoes, M; Teixeira, I ; Teixeira, JP ;
PUBLICAÇÃO: 1995, FONTE: Proceedings of the 13th IEEE VLSI Test Symposium in Proceedings of the IEEE VLSI Test Symposium
INDEXADO EM: Scopus
NO MEU: ORCID
87
TÍTULO: TEST PREPARATION METHODOLOGY FOR HIGH COVERAGE OF PHYSICAL DEFECTS IN CMOS DIGITAL ICS  Full Text
AUTORES: SANTOS, MB ; SIMOES, M; TEIXEIRA, I ; TEIXEIRA, JP ;
PUBLICAÇÃO: 1995, FONTE: European Design and Test Conference (ED&TC 1995) in EUROPEAN DESIGN AND TEST CONFERENCE - ED&TC 1995, PROCEEDINGS
INDEXADO EM: WOS
88
TÍTULO: Digital system for a static electric current meter
AUTORES: Barbosa, J; Cruz, C; Nicolau, P; Pinto, C; Teixeira, I ;
PUBLICAÇÃO: 1992, FONTE: Proceedings Euro ASIC '92 in EURO ASIC '92
INDEXADO EM: Scopus
NO MEU: ORCID
89
TÍTULO: ON THE DESIGN OF A HIGHLY TESTABLE CELL LIBRARY
AUTORES: SARAIVA, M; SANTOS, MB ; CASIMIRO, AP; TEIXEIRA, IM ; TEIXEIRA, JP ;
PUBLICAÇÃO: 1992, FONTE: 18TH SYMP ON MICROPROCESSING AND MICROPROGRAMMING ( EUROMICRO-92 ) : SOFTWARE AND HARDWARE : SPECIFICATION AND DESIGN in MICROPROCESSING AND MICROPROGRAMMING, VOLUME: 35, NÚMERO: 1-5
INDEXADO EM: Scopus WOS
NO MEU: ORCID
90
TÍTULO: Physical macromodelling of the dynamic behaviour of CMOS VLSI circuits: Part I  Full Text
AUTORES: Bafleur, M; Buxo, J; Teixeira, JP ; Teixeira, IC ;
PUBLICAÇÃO: 1992, FONTE: Microelectronics Journal, VOLUME: 23, NÚMERO: 8
INDEXADO EM: Scopus
NO MEU: ORCID
Página 9 de 10. Total de resultados: 98.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2024 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service